加利福尼亞州山景城2021年11月19日 /美通社/ --
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布與臺積公司合作，基于臺積公司N4P制程技術(shù)開發(fā)廣泛的Synopsys DesignWare®接口和基礎(chǔ)IP核組合，以促進芯片創(chuàng)新，助力開發(fā)者快速地成功設(shè)計出復(fù)雜的高性能計算（HPC） 和移動SoC?；谶@一合作，開發(fā)者可基于臺積公司的先進制程技術(shù)使用高質(zhì)量IP核以實現(xiàn)設(shè)計和項目進度的嚴苛要求，并在性能、功耗、面積、帶寬和延遲等方面進行優(yōu)化。
臺積公司設(shè)計基礎(chǔ)設(shè)施管理事業(yè)部副總經(jīng)理Suk Lee表示：“臺積公司始終與我們的開放創(chuàng)新平臺（OIP®）生態(tài)系統(tǒng)合作伙伴們密切合作，使下一代設(shè)計的功耗和性能能夠基于我們最新的N4P制程技術(shù)實現(xiàn)顯著提升。N4P技術(shù)可提供獨特的PPA平衡，幫助客戶持續(xù)交付領(lǐng)先的HPC、移動端和其他高性能產(chǎn)品。臺積公司與新思科技將長期合作，持續(xù)提供基于臺積公司先進制程技術(shù)的高質(zhì)量DesignWare IP核，以N4P技術(shù)的優(yōu)勢賦能開發(fā)者，加快差異化產(chǎn)品的上市速度。”
新思科技營銷和戰(zhàn)略高級副總裁John Koeter表示：“我們開發(fā)基于臺積公司N4P制程技術(shù)的DesignWare IP核，協(xié)助開發(fā)者快速將IP核集成到芯片設(shè)計中，并實現(xiàn)性能、功耗和面積的優(yōu)化。新思科技一直致力于開發(fā)基于先進工藝技術(shù)的經(jīng)過硅驗證并符合標準的IP核，為開發(fā)者提供實現(xiàn)其設(shè)計要求的低風(fēng)險路徑?！?
新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、IO、PVT監(jiān)視器、嵌入式測試、模擬IP、接口IP、安全IP、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計、軟件開發(fā)以及將IP核整合進芯片，新思科技“IP Accelerated”計劃提供IP核原型設(shè)計套件、IP核軟件開發(fā)套件和IP核子系統(tǒng)。我們在IP核質(zhì)量和全面技術(shù)支持方面進行了大量投資，以協(xié)助開發(fā)者降低集成風(fēng)險，縮短產(chǎn)品上市時間。了解更多信息，請訪問https://www.synopsys.com/designware。
產(chǎn)品上市時間和資源
臺積公司N4P制程技術(shù)上的DesignWare接口和基礎(chǔ)IP核計劃于2022年第一度開始上市。
